編按：本文綜合整理自 IBM 官方新聞稿、EE Times、HotHardware、Hacker News 討論串，並加入 Siami 編輯部觀點與分析。
事件：IBM 端出「0.7 奈米」晶片，密度逼近前代兩倍
2026 年 6 月 25 日，總部位於紐約約克鎮高地的 IBM 正式發表全球第一個 sub-1 奈米（0.7 nm / 7 埃）晶片製程技術，採用全新 3D 電晶體架構「nanostack」。這款指甲大小的測試晶片上，擠進近 1000 億顆電晶體，密度幾乎是 IBM 在 2021 年發表、目前正由日本 Rapidus 商轉中的 2 奈米晶片的兩倍。
IBM 公布的技術數據顯示，這顆 0.7 nm 晶片預計可比 2 奈米前代提供最高 50% 的效能提升，或 70% 的能源效率改善。直接應用情境包括生成式 AI 推論、雲端基礎建設，以及下一世代的終端電子裝置。
「IBM 最新的晶片突破是運算領域的里程碑時刻，把技術從奈米時代推進到原子的尺度。」——IBM 新聞稿引述該公司發言
關鍵技術：Nanostack——3D 垂直堆疊電晶體
這顆 0.7nm 晶片的核心是 IBM 全新開發的電晶體架構「nanostack」——業界第一個已知的 3D 奈米片（nanosheet-based）設計。它是 IBM 自己在 2015 年發明的 nanosheet 技術的下一代延伸，而 nanosheet 正是今日台積電 N2、三星 SF2、Intel 18A 三大先進製程都採用的 GAA（Gate-All-Around，環繞閘極）架構基礎。
Nanostack 的精髓是把電晶體垂直堆疊並交錯排列，利用 3D 序列式整合（3D sequential integration）把更多電晶體塞進同一塊晶片面積。這個架構還允許每一層堆疊使用不同的材料組合，讓每一層電晶體可以針對效能或功耗做獨立最佳化。
IBM 透過三項實驗驗證 nanostack 確實可製造、可運作：
- 超薄介電層接合（ultra-thin dielectric bonding）整合進 CMOS 製程
- 雙通道工程（dual-channel engineering）能力展示
- 功能性 CMOS 反相器（inverter）運作，且開關速度符合預期
此外，IBM 在 VLSI 2026 研討會上同步發表的另一篇論文顯示，nanostack 架構能讓 SRAM 單元額外縮小 40%，這對 AI 工作負載的高頻寬記憶體需求至關重要——也是 IBM 在新聞稿中點出「晶片上記憶體存取是 AI 運算瓶頸」的關鍵解方。
重要提醒：IBM 自己在新聞稿中也坦承，現在業界所說的「奈米」其實是一個「世代名稱」（generation name），而不是真實的物理尺寸。0.7nm 不代表晶片上任何東西真的量到 0.7 奈米，而是代表這一整個世代的製程密度等級。
量產時程：5 年後，最快 2031 年
IBM 預計 nanostack 技術最早在 5 年後進入量產，亦即 2031 年前後。這個時程落後目前已量產的 2 奈米製程整整一個世代：
- TSMC N2：2025 Q4 已開始量產，是全球第一個商轉的 GAA nanosheet 製程
- Intel 18A：2025 年開始風險試產，2026 年量產，採用 RibbonFET GAA 架構
- Samsung SF2：2025 年底風險試產，2026 年量產
- IBM 0.7nm nanostack：實驗室成果，預計 2031 年量產
IBM 在 2014 年把自家的晶圓廠（fab）業務以反向交易方式賣給了格羅方德（Global Foundries），當時 IBM 反過來付了 15 億美元請 GF 把 fabs 接走。從那之後，IBM 的商業模式變成純設計 + IP 授權，製程交給合作夥伴（目前主要是日本 Rapidus、三星、Intel 等）代工。
這也意味著，未來 5 年內消費者手上的筆電、手機或 AI 加速器不會搭載 0.7nm 晶片——能搭載的會是 TSMC N2、A16、Intel 14A 等當代製程的迭代。IBM nanostack 的真正意義在於證明**「電晶體密度還有再擠一倍的空間」**，給整個半導體業一張長期路線圖。
為了量產，IBM 砸重本在 Albany 升級 High NA EUV
為支撐 0.7nm 的實際製造，IBM 與合作夥伴在紐約 Albany 的半導體研究中心即將安裝 ASML 開發的 High NA EUV（高數值孔徑極紫外光）微影機台。這種造價約 3.8 億美元一台的機台是業界首次能以足夠精細度，把電路線「印」到 7 埃等級的關鍵工具。
IBM 並與 Lam Research、東京威力科創（TEL）、SCREEN 半導體解決方案等設備商共同開發配套製程，目前已產出可運作的元件。也就是說，IBM 的 0.7nm 不是紙上談兵，而是已經在 Albany 實驗室跑出實際的 CMOS 反相器功能。
為什麼這件事重要
這是摩爾定律在「原子尺度」上的再一次續命嘗試。在電晶體閘極長度逼近 1 奈米後，傳統的 2D 微縮幾乎撞牆——量子穿隧、漏電流、製程變異等物理極限都讓「再小一點」變得越來越昂貴且越來越不划算。IBM 提出的解方是不再往橫向微縮，改往垂直堆疊。Nanostack 不是把單一電晶體做更小，而是把多層電晶體疊在一起，讓整體密度翻倍。
對 AI 產業的意義更直接：生成式 AI 的瓶頸早已不是單顆 GPU 的算力，而是晶片上記憶體存取的速度與頻寬（memory wall）。Nanostack 在 SRAM 上額外省下 40% 面積，等於同樣大小的晶片可以塞進更多 cache、更多記憶體通道，直接緩解 AI 推論時的「資料搬運」成本。對未來的 edge AI（手機、筆電、汽車）來說，這也是讓「在裝置上跑大模型」更可行的硬體基礎。
而對地緣政治而言，IBM nanostack 加上 ASML High NA EUV 機台幾乎都集中在美日歐半導體聯盟手中——這條「西方路線」的製程推進對美中晶片戰的長期走向，會是關鍵的槓桿。
數據解讀與質疑：0.7nm 是真實突破還是行銷詞？
IBM 自己的新聞稿裡其實已經誠實寫了：「現在的電晶體節點指的是一個世代名稱，而不是實際的物理尺寸」。HN 留言區最高讚數的評論（@jadar，387 票）也直接點破：「這不代表晶片上真的量到 0.7nm，只是密度大約是 2nm 前代的兩倍。整個業界早就不把『奈米』當成實際尺寸了。」
這個質疑其實對所有晶片廠都適用：台積電的 N2 也不是真的 2nm，Intel 18A 也不是真的 1.8nm。大家都是「行銷世代名稱」+「相對密度提升」。IBM 之所以容易被放大檢視，是因為它沒有自己的 fab 來把研究成果實際量產——這也是 HN 留言區另一個高頻質疑（@victor106，96 票）：「一直聽說 IBM 做出很厲害的晶片，但沒看過任何人在用 IBM 的晶片，他們到底拿這些晶片做什麼？」
從商業模式看，IBM 的角色是半導體業的貝爾實驗室——研發突破，交給合作夥伴（Rapidus、三星、Intel）商轉，自己收取 IP 授權金。這條路徑不性感，但對 IBM 的營收結構其實是合理的：賣專利與技術授權給整個產業，不必自己負擔一座 200 億美元的 fab。這也是為什麼 IBM 盤前股價在新聞發布後漲了約 5%——市場肯定的是它的研發 IP 價值，不是預期短期內看到 0.7nm 商品。
唯一需要持續追蹤的是 5 年後能不能真的量產。IBM 在半導體史上已經有多次「實驗室突破」沒有走到商轉的紀錄，這也是為什麼 Android Authority 的社群評論會酸：「要 2035 年才會量產吧🤣 經典 IBM。」這次能不能打破這個循環，會是 2030-2031 年觀察重點。
重點整理
- 技術名稱：0.7nm（7 埃，angstrom）sub-1nm 製程，採用 3D nanostack 垂直堆疊 GAA 電晶體
- 核心數字：近 1000 億顆電晶體、密度約為 2nm 兩倍、最高 +50% 效能 / +70% 能源效率
- AI 影響：SRAM 額外縮小 40%，緩解 AI 運算的記憶體瓶頸
- 量產時程：預計 5 年後（2031 年），由合作夥伴商轉
- 關鍵設備：ASML High NA EUV 微影機台（單台約 3.8 億美元）
- 市場反應：IBM 盤前漲約 5%
- 業界比較：TSMC N2 2025 Q4 已量產、Intel 18A / Samsung SF2 2026 量產，IBM 0.7nm 還在實驗室
網友熱門留言 (5)