編按：本文綜合整理自 IT之家報導、科學網 與 Science 期刊論文（DOI: 10.1126/science.aeg6638），並加入 Siami 編輯部觀點與分析。
北京時間 2026 年 7 月 17 日凌晨，復旦大學集成芯片與系統全國重點實驗室的周鵬—劉春森研究團隊在《Science》主刊發表題為「Robust single-electron memory with quantum states manipulation」的論文，正式宣告「量子閃存」（Quantum Flash）技術問世。這是科學界首次在 27°C 室溫環境下，清晰觀測到單個電子的非揮發性儲存行為──上一個里程碑停留在 1997 年《Science》報導的矽基單電子儲存，當時儲存窗口只有 55 mV、僅能維持 5 秒，必須在極低溫環境下運作。
一、突破的本質：把「量子儲存」從液氮拉回室溫
新裝置採用團隊獨創的「歸壹」結構──把漏極、溝道、源極整合在同一平面上，並利用二維半導體的原子級厚度天然「囚禁」電子。實驗結果顯示：只需注入 1 個電子，儲存窗口即可達到 0.5 V，數據在 27°C 下依然穩定，把室溫單電子量子態訊號放大了將近一個數量級。
更具突破性的是，團隊在過程中意外觀察到一種「反常量子儲存行為」：在能量空間中用一把無形的「量子剪刀」，精準把特定量子態「裁剪」使其憑空消失。這是一種前所未見的量子存儲路徑，為高密度儲存器研發提供了全新理論基礎。
1 個電子 = 1 個位元，是量子理論的密度極限──這次人類終於在實驗室把它「按到地上」。
二、技術座標：復旦團隊的「破曉—歸壹—長纓」三步曲
周鵬—劉春森團隊過去十年的佈局堪稱教科書式的系統性攻堅：
- 破曉（PoX）：2025 年發表於《Nature》的 400 皮秒超快閃存器件，解決了自 1967 年浮閘電晶體發明以來「高速與非揮發不可兼得」的基本難題
- 歸壹（Quantum Flash）：本次《Science》論文，把儲存密度推進到量子極限
- 長纨（CMOS 相容）：已完成與現有 8 吋、12 吋 CMOS 晶圓異質整合的原型晶片驗證
關鍵在於「相容」二字。二維半導體異質集成的製程複雜度遠低於體矽晶體的摻雜、隔離等傳統方案，這意味著未來的儲存晶片有機會在成本上與主流 NAND 持平甚至更低──這是 NAND 產業六十年來第一次面臨結構性的成本衝擊。
三、為什麼這件事重要：當儲存速度追上運算速度
這項突破最直接的受益者是 AI 推論場景。當前大型語言模型推論時，KV cache 必須反覆在 HBM（高頻寬記憶體）與 SSD 之間搬運，造成嚴重的延遲與能耗瓶頸。量子閃存一旦商業化：
- 本地大模型不再受限於 RAM 大小：手機與筆電可直接承載數十億參數的模型，無需反覆解釋歷史對話
- AI 助手回應延遲大幅降低：儲存環節不再拖運算後腿，context window 可以做到極長
- 資料中心能耗結構改寫：HBM 與 DRAM 的分工可能被統一儲存晶片取代
更宏觀地看，這是中國半導體產業十年磨一劍的代表案例。上海集成電路創新學院、復旦集成芯片全國重點實驗室、以及二維材料製程生態的成熟，三者交會才催生出這項成果。從 PoX 到歸壹，團隊節奏穩到不像中國學界傳統產出，這也是 Siami 看好後續「長纨」量產時程可達的原因。
四、數據解讀與質疑
幾個必須看清的數字：
- 0.5 V vs 55 mV：訊號放大了 9 倍，跨過商用門檻（一般感測電路需要 ≥ 100 mV 餘裕）
- 27°C 持續穩定：相較 1997 年僅 5 秒，新裝置已展示長時間非揮發能力
- 1-3 年量產時程：團隊明確表示將成立公司、引入戰略夥伴，這比純學術發表的時程表務實得多
但仍須保持警覺：
- 良率未知：論文展示的是單一器件，要擴展到 GB 等級的儲存陣列，二維材料的均勻性與缺陷密度是巨大挑戰
- 讀寫速度未公開：論文聚焦「單電子儲存」，但讀寫速率、循環耐受度（endurance）這些 NAND 核心指標尚未揭露
- 專利地雷：PoX、歸壹、長纨三條技術線的專利佈局是否覆蓋到量產關鍵節點？這會直接影響產業化速度
簡言之，這是教科書級的物理突破，但要真正撼動 NAND 與 HBM 市場，仍需觀察接下來 12-18 個月的工程化進展。
五、後續觀察重點
- 12 個月內：復旦與合作晶圓廠的 12 吋原型晶片良率數據
- 18 個月內：長纨架構在 AI 加速卡上的實際測試結果
- 24 個月內：是否出現第一個 AI 客戶的商用導入案例
- 長期：HBM、DRAM、NAND 三層記憶體階層是否開始重構？
如果這些時間點都能兌現，2026 年將會被半導體史記上一筆：人類首次在室溫下，把「單電子儲存」這個量子力學命題從理論變成可量產的工程。
網友熱門留言 (5)